MINARC Tools & Patents

PATENTS

Politique de l’ISEP en matière de brevets – 07/2011

1. C. Anghel, C. Le Royer, A. Makosiej, Tunnel effect transistor, in Patent application US 20140252407 A1, 2014., patent application, 2014.

2. C. Le Royer, C. Anghel, Tunnel field effect transistor, in Patent application US 20140035040 A1, patent application, 2014.

3. O. Thomas, C. Anghel, A. Makosiej, Cellule Memoire à transistors TFET de memorisation polarisés en inverse, in Patent application No. 1459984T, patent application, 2014.

4. O. Thomas, C. Anghel, A. Makosiej, Cellule Memoire à transistors de lecture de type TFET et MOSFET, in Patent application No. 145998, patent application, 2014.

5. I. Seoudi, K. Amara, R. Dal Molin, Module de commutation contrôlée de sonde multiéléctrode pour un dispositif médical implantable actif, FR1159288, 2012.

6. A. Ghildiyal, R. Dal Molin, Apparatus and methods for wireless communication via electrical pulses conducted by interstitial tissues of the body for an active implantable medical device. US 8707-2257, Sep. 2011.

7. A. Ghildiyal, R. Dal Molin, Procede de quantification de la desynchronisation entre les horloges de deux implants actifs de type HBC, Application 12153636.1-1269, Sep. 2011.

8. A. Ghildiyal, R. Dal Molin, Dispositif medical implantable actif comprenant des moyens de communication sans fil via des implusions electriques conduites par les tissues interstities du corps, Application 11178361.9-2306, Sep. 2011.

9. B.Gerfault, F. Chakbazian, Circuit de commutation pour des signaux large bande, Patent 09.03902, Aug. 2009.

10. B. Giraud, O. Thomas, Cellule mémoire SRAM à transistors double grille dotée de moyens pour améliorer la marge en écriture, 2008.

11. B.Gerfault, Dispositif de couplage et de commutation dans un dispositif émission réception, Patent 07.07008, Oct. 2007.

12.  B. Giraud, Amara Amara, Single Ended Asymmetric 4T Double Gate Memory Cell, Patent N° EN 07 03955, 2007.

13. O. Thomas, J.-P. Noel, Circuit intégré réalisé en SOI présentant des transistors à tensions de seuil distinctes.

14. P. Batude, M-A. Jaud, L. Clavelier. Circuit à transistors intégrés dans trois dimensions et ayant une tension de seuil adjustable dynamiquement, DD 10575 VR.

15. O. Thomas, P. Batude, M. Vinet, A. Pouydebasque, Cellules SRAMs comportant des transistors intégrés dans trois dimensions et ayant une tension de seuil ajustable dynamiquement, DD 10575 VR.